

**Examen Halfgeleiderdevices (191217061)**

**Datum:** Vrijdag, 13-04-2012 (*“Friday the 13th”*)

**Tijd:** 8:45-12:15 voor volledig tentamen\*)

**Plaats:** Spiegel, zaal 1 (SP1)

Dit tentamen omvat 4 onderdelen:

Halfgeleider Fysica	Vraagstuk 1
PN-overgang	Vraagstuk 2
Bipolaire Transistor	Vraagstuk 3
MOS Transistor	Vraagstuk 4

Studenten die in het curriculum 2011/12 een voldoende hebben gehaald voor de WASP test mogen vraagstuk 2 overslaan. In dat geval worden alleen de vraagstukken 1, 3 en 4 meegeteld voor het uiteindelijke tentamencijfer.

Een rekenmachine mag op het tentamen gebruikt worden, het is echter **geen** open boek tentamen.

U wordt verzocht op uw tentamenformulier en tentamenbriefje aan te geven voor welk vak u tentamen doet.

Beschikbare tijd voor het tentamen:

Indien 3 vraagstukken worden gedaan:	3 uur tot 11.45 uur
Indien 4 vraagstukken worden gedaan:	3.5 uur tot 12.15 uur

Bijgeleverd: Formule en constantenblad.

Succes met het tentamen !!!

## Constants and equations Semiconductor Device Physics

Elementary charge:	$q=1.6 \cdot 10^{-19} \text{ C}$
Thermal voltage equivalent (@ room temperature):	$u_T=kT/q=0.025 \text{ V}$
Dielectric constant (permittivity) Silicon:	$\epsilon_{Si}=10^{-12} \text{ F/cm}$
Dielectric constant (permittivity) Silicon dioxide:	$\epsilon_{ox}=3.5 \cdot 10^{-13} \text{ F/cm}$
Intrinsic carrier concentration (if not given):	$n_i = \sqrt{2} \cdot 10^{10} \text{ cm}^{-3}$
Electron diffusion constant (if not given):	$D_n=30 \text{ cm}^2/\text{s}$
Hole diffusion constant (if not given):	$D_p=10 \text{ cm}^2/\text{s}$
Electron mobility (if not given):	$\mu_n=1200 \text{ cm}^2/\text{Vs}$
Hole mobility (if not given):	$\mu_p=350 \text{ cm}^2/\text{Vs}$

### 1. Semiconductor Physics (spatially in one dimension)

Fermi-Dirac distribution	$f(E) = \frac{1}{1 + \exp\left(\frac{E - E_F}{kT}\right)}$
Density of states (if not given)	$g(E) \sim 10^{47} \sqrt{E}$
Carrier concentrations	$n = N_C \exp\left(\frac{E_F - E_C}{kT}\right) = n_i \exp\left(\frac{E_F - E_{FI}}{kT}\right)$ $p = N_V \exp\left(\frac{E_V - E_F}{kT}\right) = n_i \exp\left(\frac{E_{FI} - E_F}{kT}\right)$
Electrostatic potential	$\psi = -\frac{E_{FI}}{q}$
Fermi potential	$\phi_F = -\frac{E_F}{q}$
General formalism	$n = n_i \exp\left(\frac{\psi - \phi_F}{u_T}\right)$ $p = n_i \exp\left(\frac{\phi_F - \psi}{u_T}\right)$
Current equations	$j_n = qn\mu_n \mathcal{E} + qD_n \frac{dn}{dx} = n\mu_n \frac{dE_{FN}}{dx}$ $j_p = qp\mu_p \mathcal{E} - qD_p \frac{dp}{dx} = p\mu_p \frac{dE_{FP}}{dx}$
Einstein relation	$D = u_T \cdot \mu = \frac{kT}{q} \cdot \mu$

Excess recombination rate (electrons)

$$R = \tilde{n}N_t c_n = \tilde{n}N_t v_{th} \sigma_n = \frac{\tilde{n}}{\tau_n}$$

Continuity equation (electrons)

$$\frac{d\tilde{n}}{dt} = \frac{1}{q} \frac{dj_n}{dx} - (R - G) = D_n \frac{d^2\tilde{n}}{dx^2} - \frac{\tilde{n}}{\tau_n}$$

Excess carrier diffusion (electrons)

$$\tilde{n}(x) = \tilde{n}_0 \exp\left(-\frac{x}{L_n}\right)$$

$$L_n = \sqrt{D_n \tau_n}$$

Poisson's equation

$$-\frac{d^2\psi(x)}{dx^2} = \frac{d\mathcal{E}(x)}{dx} = \frac{\rho(x)}{\epsilon_s}$$

## 2. pn junction

Built-in potential

$$\phi_{bi} = u_T \ln\left(\frac{N_D N_A}{n_i^2}\right)$$

Depletion layer width

$$W = \sqrt{\left(\frac{2\epsilon_s(N_A + N_D)}{qN_A N_D}\right)(\phi_{bi} - V_A)}$$

Junction current (Shockley eq.)  
long diode

$$I = A(j_n + j_p) = -Aqn_i^2 \left(\frac{D_n}{N_A L_n} + \frac{D_p}{N_D L_p}\right) \left(\exp\left(\frac{V_A}{u_T}\right) - 1\right)$$

Gummel number

$$G = \int_0^L \frac{N(x)}{D(x)} dx$$

Diffusion capacitance

$$C_{diff} = \frac{1}{u_T} (\tau_n j_n + \tau_p j_p) \approx \frac{\tau}{u_T} j$$

## 3. Bipolar transistor

Current density (NPN)

$$j = -\frac{qn_i^2}{G} \left(\exp\left(\frac{V_{BE}}{u_T}\right) - 1\right)$$

Definitions

$$I_E = -(I_B + I_C)$$

$$\beta_F = \frac{I_C}{I_B}$$

Small signal model

$$i_B = g_\pi v_{BE} + g_\mu v_{BC}$$

$$i_C = g_m v_{BE} + g_o v_{BC}$$

#### 4. MOS transistor

Charge storage

$$Q_n = -C_{ox}(V_{GB} - V_T)$$

Threshold voltage NMOS

$$V_T = V_{FB} + (2\phi_B + V_{SB}) + \frac{\sqrt{(2q\epsilon_s N_A (2\phi_B + V_{SB}))}}{C_{ox}}$$

Drain current NMOS (strong inversion)

$$I_D = \frac{\mu_n C_{ox} W}{L} \left[ \left( V_{GS} - 2\phi_B - \frac{V_{DS}}{2} \right) V_{DS} - \frac{2\gamma}{3} \left\{ (V_{SB} + 2\phi_B + V_{DS})^{1.5} - (V_{SB} + 2\phi_B)^{1.5} \right\} \right]$$

Drain current NMOS (weak inversion)

$$I_D = \frac{\mu_n W u_T}{L} \int_0^L \frac{dQ_n}{dx} dx = \frac{\mu_n W u_T}{L} Q_n = -\frac{\mu_n W u_T^2}{L} C_{dep} \exp\left(\frac{V_{GB} - \alpha\phi_B}{m \cdot u_T}\right)$$

Level 3 model (square law model)

$$I_D = \begin{cases} 0 & V_{GS} < V_T \\ \frac{KP}{2} \frac{W}{L_{eff}} (V_{GS} - V_T)^2 \cdot (1 + LAMBDA \cdot V_{DS}) & 0 < V_{GS} - V_T \leq V_{DS} \\ \frac{KP}{2} \frac{W}{L_{eff}} V_{DS} (2(V_{GS} - V_T) - V_{DS}) (1 + LAMBDA \cdot V_{DS}) & 0 < V_{DS} < V_{GS} - V_T \end{cases}$$

Capacitances in MOS

$$C_{GB} = C'_{GB} L_{eff}$$

$$C_{GS} = C_{ox} \left\{ 1 - \frac{2}{3} \left( \frac{V_{GS} - V_{DS} - V_T}{2(V_{GS} - V_T) - V_{DS}} \right)^2 \right\} + C'_{GS} W$$


$$C_{GD} = C_{ox} \left\{ 1 - \frac{2}{3} \left( \frac{V_{GS} - V_T}{2(V_{GS} - V_T) - V_{DS}} \right)^2 \right\} + C'_{GD} W$$

Small signal model

$$i_D = g_m v_{GS} + g_{ds} v_{DS} + g_{mbs} v_{BS}$$

## Vraagstuk 1 Halfgeleider fysica

- a) Gegeven twee één-dimensionale silicium structuren waaraan geen externe contacten zijn verbonden en die vervuuld zijn met de volgende uniforme verdeelde concentraties:  
 structuur (1): acceptor concentratie =  $10^6 \text{ cm}^{-3}$  en donor concentratie =  $10^{17} \text{ cm}^{-3}$ .  
 structuur (2): donor concentratie =  $10^{20} \text{ cm}^{-3}$  en acceptor concentratie =  $10^{20} \text{ cm}^{-3}$ .  
 De structuren zijn in thermisch evenwicht ( $T=300 \text{ K}$ ) en we nemen aan dat de doping geen invloed heeft op mobiliteit. Bereken de ladingsdragersconcentraties en geleidbaarheid van beide structuren. (Let a.u.b. op de eenheden.) Verklaar welke ladingsdragers de geleidbaarheid van de structuren bepalen.
- b) Schets de bandenplaatjes voor beide structuren gegeven in a).



- Gegeven de bandenplaatjes voor verschillende situaties in een halfgeleider. De plaatjes zijn op zelfde (lineaire) schaal getekend. Veronderstel verder volledige ionisatie van de doping. Geef antwoord op de volgende vragen.
- Leg uit voor welke situatie(s) er sprake is van een uniforme doping verdeling. In deze situatie(s): is er sprake van n- of p-type dotering?
  - Voor welke situatie(s) geldt thermisch evenwicht? Leg uit.
  - Voor welke situatie(s) is er sprake van een uniform veld? Leg uit.
  - Leg uit in welke situatie het ingebouwde elektrisch veld het hoogst is.
  - Voor welke situatie(s) loopt er een netto stroom en waardoor wordt die stroom bepaald (diffusie en/of drift)? Verklaar.


Waardering: a) 30 b) 20 c) 10, d) 10, e) 10, f) 10, g) 10

## Vraagstuk 2 pn-overgang

Een schematische doorsnede van een één-dimensionale pn-junctie gemaakt van silicium is weergegeven in de figuur beneden. Aan beide uiteinden van de component is een metaalcontact.

Gemakshalve wordt er het volgende verondersteld:

1. de diode opereert bij kamertemperatuur ( $T=300$  K),
2. de doping concentratie heeft geen invloed op parameters zoals de mobiliteit en verboden band (bandgap),
3. de metaalcontacten van de component gedragen zich "ohms",
4. en de abrupte depletie benadering mag toegepast worden.



Veronderstel verder dat er sprake is van thermisch evenwicht in de diode, tenzij anders wordt vermeld.

- a) Leg uit wat de verschillen zijn tussen een depletiegebied en een quasi-neutraal gebied. Schets deze gebieden (b.v. door middel van ruimtelading) in een plaatje zoals hierboven weergegeven.
- b) Schets ook het elektrische veld en de potentiaal voor de diode als functie van de afstand. Leg uit.

Gegeven is dat  $L_K \ll L_A$  en dat beide parameters ( $L_K, L_A$ ) veel kleiner zijn dan de gaten en elektronen diffusielengete (we hebben dus te maken met een symmetrische korte diode). Er wordt nu een externe potentiaal van  $+0.5$  V op de anode gezet en  $0$  V op de kathode.

- c) Leg uit welke ladingsdragers (gaten, elektronen) de totale stroom van de diode bepalen. Zijn dit de minderheden of meerderheden?
- d) Schets de gaten-, elektronen- en totale stroomdichtheid (dus  $J_p, J_n$  en  $J$ ) als functie van de afstand in het device.


We willen nu meer stroom krijgen uit de diode bij dezelfde instelspanning zoals besproken bij c) en d). Dit doen we door slechts in de p-type laag een ander halfgeleider materiaal te gebruiken. Dit materiaal heeft slechts een andere mobiliteit  $\mu$  en band gap  $E_G$ . Merk op dat  $n_i$  van  $E_G$  afhangt.

- e) Welke parameter ( $E_G, \mu$ ) zal verreweg de grootste invloed hebben op de stroom? Leg uit. Waaraan moet deze parameter voldoen om een hogere stroom te krijgen? Leg uit.

Waardering: a) 10 b) 20 c) 30 d) 20 e) 20

### Vraagstuk 3 Bipolaire Transistor

Gegeven een ideale silicium NPN bipolaire transistor zoals hieronder staat weergegeven.



Gemakshalve wordt er het volgende aangenomen:

1. de transistor opereert bij kamertemperatuur ( $T=300K$ ),
2. doping concentratie heeft geen invloed op transportparameters zoals de mobiliteit en verboden band (band gap),
3. de abrupte depletie benadering mag toegepast worden,
4. en de basisstroom wordt bepaald door de gaten.

- a) Schets de bandendiagram van de intrinsieke transistor bij thermisch evenwicht. De intrinsieke transistor is de één-dimensionale transistor in de richting van de verticale lijn A-A'. Geef daarbij het volgende duidelijk aan: conductieband ( $E_C$ ), valentieband ( $E_V$ ), intrinsiek Fermi-niveau ( $E_{FI}$ ), Fermi-niveau ( $E_F$ ), depletiegebieden, emitter, basis, collector.
- b) We zetten de transistor nu in "forward active mode". Zoals bij de meeste halfgeleider devices is de potentiaal barrière belangrijk voor de stroom. Geef in de zojuist in a) gevraagde bandendiagram duidelijk aan welke potentiaal barrière (d.i. energieniveau verschil) belangrijk is voor de collectorstroom, en welke voor de basisstroom. Beschrijf welke energieniveau-verschillen dat nu juist zijn. Wat zal er gebeuren met deze barrières als we de (positieve) waarde van de basis-emitter spanning verhogen?

c) Gegeven  $N_{b,ext}$  is de p+ dotering aan het basiscontact,  $N_e$  is de n+ dotering van de emitter en  $N_b$  is de dotering van de intrinsieke basis en  $N_{b,ext} \gg N_b$ . Voor welke situatie zal aanname 4 niet opgaan:

1) De basisstroom wordt dan bepaald door de elektronenstroom en dus het Gummel getal in het (externe) neutrale basisgebied is belangrijk voor de

$$\text{basisstroom: } \frac{L_b}{N_{b,ext} \cdot W_b} \gg \frac{W_e}{N_e \cdot L_e},$$

2) De basisstroom wordt dan bepaald door de elektronenstroom en dus het Gummel getal in het neutrale emittergebied is belangrijk voor de basisstroom:

$$\frac{L_b}{N_{b,ext} \cdot W_b} \ll \frac{W_e}{N_e \cdot L_e},$$

3) De basisstroom wordt dan bepaald door de elektronenstroom en dus het Gummel getal door de intrinsieke basis is belangrijk voor de basisstroom:

$$\frac{1}{N_b \cdot L_b} \gg \frac{1}{N_e \cdot L_e},$$

4) De basisstroom wordt bepaald door het Gummel getal in de collector.  
Leg uit!

d) We zetten de transistor nu van “forward active mode” naar “saturatie mode”. Leg uit wat er met de ladingsdragers in de basis en collector gebeurt. Wat is het gevolg daarvan op het schakelgedrag van de transistor?

Waardering: a) 30 b) 20 c) 20 d) 30



#### Opgave 4 MOS Transistor

Gegeven de verzadigingsstroom van de MOS transistor:

$$I_D = \frac{\mu \cdot C_{ox} \cdot W}{2L} \cdot (V_{GS} - V_T)^2, \quad \text{met}$$

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}.$$

Het substraat (of backgate) is kortgesloten met het source contact.

Er is in de CMOS technologie een continue trend om naar steeds kleinere MOS transistoren (en dus kanaallengte  $L$ ) te gaan met als doel enerzijds meer functionaliteit en anderzijds een hogere snelheid van de  $\mu$ -chip.

- Een manier de snelheid en dus de maximale drainstroom te verhogen is verlaging van de threshold spanning  $V_T$ . Noem drie manieren om de  $V_T$  te verlagen. Verklaar.
- Een manier om de drainstroom te verhogen is het gebruik van een alternatief gate dielectricum zodanig dat de gate stroom door de laag wordt voorkomen. Welke eigenschap zou dit alternatief materiaal moeten hebben om toch een hoge "oxide" capaciteit  $C_{ox}$  te hebben voor een relatief dikke laag? Welke eigenschap zou voor een verwaarloosbare gate lek ook belangrijk zijn?
- Leid een formule af voor de transconductantie  $g_m$  uitgaande van de verzadigingsstroom formule.
- Bereken de conductantie  $g_d$  uitgaande van de verzadigingsstroom formule. Door welk parasitair effect zou  $g_d$  verhoogd worden? M.a.w. wanneer gaat de verzadigingsstroom formule niet op?
- Schets het klein signaalschema van deze MOS transistor in common source mode.

Waardering: a) 20, b) 30, c) 15, d) 15 d) 20